|
- 什么是RTL级描述？ - 知乎
RTL，Register Transfer Level，直译为寄存器转换级，顾名思义，也就是在这个级别下，要描述各级寄存器（时序逻辑中的寄存器），以及寄存器之间的信号的是如何转换的（时序逻辑中的组合逻辑）。 通俗来讲，RTL代码不是在“写代码”，是在画电路结构。
- rtl 代码和 verilog 的区别有什么？ - 知乎
你用Verilog写了一个红绿灯的控制模块，那么这个模块就是红绿灯控制的RTL。 RTL是只在寄存器级描述一个电路，但是具体怎么描述你可以选择一种描述方法，也就是硬件描述语言（HDL)，Verilog就是硬件描述语言的一种。
- 如何看 RTL 代码？ - 知乎
1 看spec文档：功能层面是抽象级很高的level，对于功能的把握决定了对模块的整体认识，而直接看rtl属于抽象级很低的level，是很难直接看明白的。 2 看interface：任何模块在芯片中都不是独立存在的，它跟soc是怎么交互的？
- 什么是“门级网表”（Gate-level netlist）文件？ - 知乎
RTL 即register level，是接近高级语言的一种较为抽象的描述，这样可以提高电路设计的工作效率。 而芯片在tapeout时需将电路结构映射到硅片上，众所周知，硅片里就是各种门结构（gate-level）的位置信息和连接信息。
- Steam上有哪些优秀的即时战略（RTS）游戏？ - 知乎
买了steam上的《红色警戒3》两部，《命令与征服3》两部，《命令与征服:重制版》，可惜《命令与征服4》下…
- RTL级的功耗分析与优化重要吗？ - 知乎
rtl级功耗分析优化？如果局限在rtl层次，基本上就是工具的使用了 展开说说，rtl级别先明确设计约束，尽量降低工作频率，在频率和门数的平衡上要有常识。 然后是明确ram的使用，比如ram的 低功耗 模式使用，比如数据打拍来优化设计等。
- 在Verilog中直接调用*实现乘法器，其延迟和占用资源如何？ - 知乎
如果直接调用*来实现乘法器，会消耗FPGA中的至少一个乘法器（multiplier）资源。。这个乘法器是FPGA厂商用硬件实现的（本质是乘法器IP核，又称为“硬件乘法器”），总数量有限且可以在芯片手册中查到，用一个就少
- 知乎盐选 | 7. 1. 4 RTL-SDR 软件无线电接收机入门应用
图 7-14 rtl-sdr 接收机内部 dvb-t 是欧洲广播联盟在 1997 年发布的数字地面电视广播传输标准，主要在欧洲、非洲、澳大利亚推广使用，我国因为有自主开发的 dtmb 标准故而无法使用该设备直接接收数字电视信号。
|
|
|