|
- Three-state logic - Wikipedia
In digital electronics, a tri-state or three-state buffer is a type of digital buffer that has three stable states: a high voltage output state (logical 1), a low output state (logical 0), and a high-impedance (Hi-Z) state
- 三态逻辑_百度百科
需注意三态逻辑（tri-state）不应与三值逻辑混淆。 三态逻辑电路通过在晶体管逻辑电路（TTL）中加入禁止输入电路实现，禁止输入为高电平时输出端开路（第三态），低电平时输出常规逻辑电平。
- 晶体振荡器的三态功能（tri-state）及控制逻辑 - 知乎
选购石英晶体振荡器（XO）时，有些规格书（datasheet）标有三态（tri-state）控制功能，有些则没有该功能。 那么，三态控制究竟是什么神秘武器？
- Home Page | Tri-State Enterprises
Tri-State Enterprises Wholesale Distributor Automotive Accessories, Auto Parts, and 12V Electronics
- 三态 | Analog Devices
什么是 三态 定义 三态或Tri-State™输出具有三种电气状态：1、0、“高阻”或“开路”。 高阻态指输出断开或信号开路的状态，由另一器件驱动 (或通过电阻上拉、下拉，避免不确定的状态定义)。 常用于总线架构，可以选择总线上多个器件的任何一个来驱动总线。
- 有源晶振引脚Tri-state三态输出指的是什么？ - CSDN博客
“高阻态”的意义在于电路虽然并没有断开，实际上却起到了断开的效果。 这在自动测试、总线数据传输等应用中较为常见。 _有源晶振tri-state
- Tri-State Areas - World Population Review
Tri-state area is an informal term in the eastern United States for any of the regions associated with a particular metropolis that lies across the three states
- 1. 6. 1. 三态信号 (Tri-State Signals) - 英特尔
如果在较低级别的模块中使用边界三态 (boundary tri-state)，那么综合软件必须将三态通过层次结构推到顶层，以利用 Intel FPGA器件的输出管脚上的三态驱动器。 由于推动三态需要通过层次结构进行优化，因此较低级三态受到基于模块的设计方法的限制。
|
|
|